Piattaforma hardware ERD (di M Franco)
MARIO FRANCO
Publisher: Mario Franco
Summary
Per piattaforma hardware E.R.D. s’intende un dispositivo elettronico che consente di eseguire automaticamente una serie d’istruzioni, quest’ultime determina da un programma applicato ed eventuali input, e le elaborazioni in uscita come output. Il dispositivo presentato in quest’opera, giunta alla seconda edizione e di carattere multimediale, vuole essere un’adeguata alternativa all’elettronica di supporto per prototipi, dove sul mercato sono presenti prodotti simili. La piattaforma hardware E.R.D. basa l’unità di elaborazione su un chip CPLD dell’Altera, dove questi integrati sono adoperati in modo massiccio dall’industria automobilistica, automazione, robotica, degli ascensori, ecc. L’architettura dei CPLD (circuito a logica programmabile) si basa su un certo numero di parti digitali, come: porte logiche, assemblati combinatori, elementi sequenziali, ecc, disconnessi tra loro e collegabili mediante interruttori statici. Questo genere di chip, benché siano appetibili per la realizzazione immediata di architetture elettroniche digitali, risulta complicata per la realizzazione di complicati sistemi, che commissionandoli a terzi del settore, hanno un costo di qualche migliaio di euro. Il dispositivo E.R.D. si prefigge di avere due sistemi di programmazione, sia programmando direttamente il CPLD montato su di esso, sia mediante l’implementazione di un’unità di elaborazione sullo stesso circuito a logica programmabile, dove il programma installato in una memoria flash, a parte e removibile, gestisce quest’ultimo. La programmazione diretta del CPLD in questo caso è facile da usare per l’utilizzo della doppia frequenza di lavoro, almeno nella maggior parte della rete globale, metodologia che permette di realizzare circuiti digitali complicati anche da neofili o coloro che per professione vogliono avvicinarsi a questa scienza. Inoltre questa programmazione è ulteriormente semplificata dalla disponibilità gratuita in rete del software Quartus II, semplice da usare, e con una ricca disponibilità di tutorial scaricabile. In quest’opera sono presenti i seguenti allegati multimediali: ① cartella contenente i file gerber per la realizzazione economica, per conto terzi, dei circuiti stampati della piattaforma hardware E.R.D.; ② cartella contenente i file dell’unità di elaborazione da implementare nel chip CPLD, montato sulla piattaforma hardware E.R.D., è usabile mediante il software Quartus II; ③ file del test di collaudo da registrare sulla memoria flash removibile della piattaforma hardware E.R.D.; ④ cartelle contenente i file del collaudo dei sottoblocchi assemblanti l’unità di elaborazione implementata nel chip CPLD della piattaforma hardware E.R.D. Le prime sei cartelle del punto ④ sono provviste dei file (.vwf) per la simulazione circuitale.
Available since: 11/11/2015.
